diskuze o programování hradlových polí FPGA, CPLD v jazycích VHDL, Verilog. Patří sem také grafické programovací jazyky,  vývojová prostředí ISE a systémy Xilinx, Aldec-HDL, Altera a další.