HYBY: o tom se skoro polemizovat neda... pokud si cetl ty dva materialy co tu vyssi v zahlavi, musis uznat, ze by programator musel mit palici jak patraci balon... nektere instrukce ktere se zdaji byt idealni na pouziti jsou paradoxne nevhodne z jednoho z mnoha duvodu. Kompilator C automaticky umi pouzivat Simple Instruction/Direct Path, pomerne optimalne alokuje zdroje na zasobniku apod. JJ je pravda ze clovek napise mensi kod... mensi kod ale neznamena vzdy rychlejsi :( Kompiler proste muze delat s instrukcema behem okamziku to, co programator nemuze/resp. nema cas delat.

HYBY: nevim na co narazis .. ale ani s Crusoe ani s Eficiony nemam zkusenost .. a jeste jsem od nich nevidel nic jineho nez propagacni materialy, nebo api jejich procesoru ..

LITTLELI:
ad kernel: mno o te rychlosti by se dalo polemizovat... i sebelepsi ceckova optimalizace nemuze vyhodit stejne rychly kod (pokud teda programator v asm pise rozumne)

jinak s tim mikrokernelem jsem mel na mysli opravdu neco velmi jednoducheho - aby to umelo poustet procesy transparentne (tzn. jednoducha implementace multithreadingu ;)

chtelo by to opravdu z neceho vychazet, ale vzhledem k tomu, ze to beru jako hru tak je skoda to postavit na necem hotovym. mozna bychom mohli zacit tim, ze bychom si definovali co to ma umet... pokud do toho jdete, zalozim cvsko a zabava muze zacit

SEJDA: a co treba transmeta?? ;P

no tak si kup motoroly .. apple .. a muzes :o)

no priznam se, ze takhle o tom neuvazuju :)
me spis vadi, ze to neni jako driv, ze si mohu napocitat cykly a vim co je rychlejsi.
na Intel kompatibilnich si proste vsecko trva, jak na to prijde a povede se.
tu cache miss, tu missprediction, tu missalign, tu failed register dependency...
a proste clovek neni schopen rucne napsat neco fakt rychlyho - a presto se to
obcas povede.

me by vyhovovalo takovyto ze by ty instrukce byly vsecky simple a hloupe
ale ze by to melo spolehlive casovani... ale nevim jsem asi staromodni :)

SEJDA: takze dneska pojem RISC a CISC uz vubec nema smysl, protoze jedina vec, kterou by slo rozslisovat je pocet instrukci .. ale to je podle taky celkem nevkusne hledisko na hlavni rozliseni, protoze ruzne instrukce z ruznych sad .. co ja vim .. treba add .. a nejaka MMX nasobeni na nejakych tech p2 .. se provadi jen ve 2 stejnych modulech procesoru ze 4 .. takze otazkou je kolik instrukci procesor skutecne zvalada, kolik z toho uz je nejaku hybridni koprocesor .. kolik je to systemu paralelnich v jednom a pod .. ne RISC nebo CISC ..

LITTLELI: musis rozlisovat casti procesoru .. jelikoz se dnaska instrukce vetsinou (pokud neuvazujeme mikropocitace) retezi, tak se k jejich zpracovani dostanou hodne odlisne moduly, protoze jsou z principu hodne rozdilne .. kazda tato cast miva nejakou ridici jednotku .. radic .. ktery rekne co se bude delat .. hlavni rozdil mezi CISC a RISC byl v tom ze CISC nerzretezovaly instrukce .. to uz ale dneska delaji i nove 16bity .. pak byl rozdil v tom, ze RISC mel hardwareove radice, kdezto u CISC architekrur (a tak je to do dneska) jsou softwareove radice, jakoze je radic mikroprocesor, ktery prevede instrukci na "nanoinstrukce", ktere aktuvuji potrebne casti procesoru .. dneska se v rychlych procesorech upusti od softwareovych radicu a vsechno prechazi na hardwareove zarizeni, coz snizuje prenositelnost (sami vzpomente, jak slo kdysi vzit jakoukoli desku + jakykoli procesor, a pokud sedely nozicky, tak to bylo ok) a procesory se tak stavaji jen skalovatelnou soucasti zakladni desky ..

ja si tady dloubnu... co to je softwarove implementovane instrukce?
to znamena ze je to skupina instrukci ktera se dekoduje z cmos chipu?

no totiz vetsina dnesnich procesoru jsou RISC procesory podle mne.
CISC neznam vlastne zadny.

JANFROG: ale treba ing. Vaclav Jirovsky, je taky povazuje za RISC :o)

JANFROG: SPARC maji softwareove implementovane instrukce (nasobeni ..) .. coz podle meho vybocuje z pozadavku na RISC, ktere by mely mit hardwareove radice instrukci i jejich zpracovani ..

SEJDA: Muzes to nejak rozvest?

JANFROG: ale dnesni oznaceni SPARC uz neznamena koncepci RISC ..

Teda - tady se to ale rozjelo :-) Novy nazev, nove tvare...
Jinak k tem 10 let starym SGI - nahodou jedno vlastnim a je fakt,
ze na to, ze je 10 let stare, je to prekvapive svizne :-)
Jinak k te poznamce ze SPARC neni ani ryba ani rak (CISC/RISC) - co to tedy je? Ja mel za to, ze po te, co Thompson/Hennesie (nebo jak presne se jmenovali) prisli s konceptem RISC procesoru, tak se z nej vyvinyli dve vetve - MIPS a SPARC (no, vetsina se ale vydala MIPSovym smerem :-)

Add anketa - CISC/RISC imho neni tak uzavrena otazka, ale kdyz
se vam nelibi tak co treba RISC vs VLIW (nebo jsteli privrzenci Intelu a HP tak EPIC) :-)

DOROTKA: s tou muzeme hefnout taky :D

DOROTKA: :)) tak to pilne studuj, javu zase neznam vubec ja :)

LITTLELI: ja ted zacala s javou, takze radeji az zvladnu to :)

kdyz neumite assembler tak s tim neco udelame, hm? ja sice neznam odpoved na vsecky zname otazky ohledne assebleru no i kdyz 101010 je otazka na vsecky zname.... :D
ale pomoci mohu

QUANTI: zhruba tak neco :o))

SEJDA: ahaaa... neco jako "chlapik"? jak vzkazal tehdejsi prezident Kratochvilovy "Jarmilo, jste chlapik"? uz chapu ;-)

Tak, ted je to v poradku :)

QUANTI: ja taky assembler neumim, zatim :)

QUANTI: no my akademici :o) .. chapeme slovo "chlap" jako nekoho kdo ma dost odvahy se porvat s necim, s cim to pred nim jeste nikdo nezkusil .. :o))

QUANTI: no neni to tak tezke, ale zalezi co si od toho slibujes