LARS_GUNNER: smutný stav věci. Máme tu teď birgádníka a brigádnici. On ve druháku ing aplikovaná informatika, ona stejný obor, ale ve druháku na bc. Taky jako moc netuší, protože ve škole potkali vesměs jen javu, pascal a prolog, ale je vidět, že když se chce, tak jsou schopný se to naučit. Už na mě nekoukaj jak tele na nový vrata, když mluvím o vytvoření socketu pro připojení k průmyslové váze nebo když začnu něco o sériovém portu. Postupně se do toho dostávají, tak snad nebude časem tak zle :)

LARS_GUNNER: jakože nevěděl rozdíl mezi big/little endianem? To jsou ti moderní programátoři, dal bych jim naprogramovat knihovnu třeba pro Modbus RTU, aby se přiučili.

E2E4: řeč bude asi spíš o návrhu ASICů než lab IT.

LARS_GUNNER: no to jsem pochopil, ale nepochopil jsem jaké konkrétní hw skilly jim chybí. šroubování do racku? skládání PC (k čemu?) opravy PC ?

Tady je pěkně obšírná odpověď.

What benefits does Chisel offer over classic Hardware Description Languages? - Stack Overflow
https://stackoverflow.com/questions/53007782/what-benefits-does-chisel-offer-over-classic-hardware-description-languages

A nějaký další (včetně případných nevýhod)…

What exactly is the point of developing RISC-V based CPUs in Chisel rather than Verilog or VHDL? What are the pros and cons? - Quora
https://www.quora.com/What-exactly-is-the-point-of-developing-RISC-V-based-CPUs-in-Chisel-rather-than-Verilog-or-VHDL-What-are-the-pros-and-cons

The main advantage I can see in Chisel, based on a quick review of the documentation is the assertion that it “Generates high-speed C++-based cycle-accurate software simulator”. This could be of value, particularly to someone wishing to develop OOP test-bench frameworks in the same environment as the actual design, without having to spend $$s on an expensive SystemVerilog/VHDL commercial simulator. A RISC-V micro-processor test environment is much more complex than the micro-processor design itself, so having a solid software framework to test it is of value.

Reddit - Dive into anything
https://www.reddit.com/r/FPGA/comments/wnnhb8/so_whats_the_deal_with_chisel_and_why_is_it_so/

People use Chisel because they are dramatically more productive in Chisel than in Verilog, VHDL, or SystemVerilog. It allows them to write RTL code in much higher level of abstraction, while still controlling exactly what flops and gates are being generated.

I am glad they are using System Verilog. It is hard for me to understand why SiF... | Hacker News
https://news.ycombinator.com/item?id=25645356

E2E4: Nejsou lidi.

JANFROG: Možná by nebylo od věci se jich přímo zeptat. Proč Chisel, má to konkrétní výhody?

LARS_GUNNER: jako co konkrétně?

Btw. sklizime ovoce dlouhodobeho nezajmu o HW. Z mladsich rocniku, kde jsem ted shanel nejake lidi na prazdniny neumi nikdo z HW vubec nic. Tim myslim, ze ani to, jak funguje vypinac na svetlo. :)

JANFROG: Patterson je legenda.

LARS_GUNNER: :-) Proto rikam, "cool kids" :-)